Prozessorarchitektur

Prozessorarchitektur ist die Ebene, über die in Debatten zur digitalen Souveränität am wenigsten gesprochen wird — und möglicherweise die wichtigste, denn sie definiert instrumentelle Abhängigkeit auf der untersten Ebene des Stack. Jedes Stück Software, jede Cloud-Arbeitslast, jedes KI-Modell läuft letztlich auf dem Befehlssatz eines Prozessors. Wer diesen Befehlssatz kontrolliert, bestimmt die grundlegenden Spielregeln.

x86: das Intel-AMD-Duopol

Der x86-Befehlssatz ist proprietär — er gehört Intel und AMD auf Basis gegenseitiger Lizenzierung. Ein europäischer Hersteller kann keinen x86-kompatiblen Prozessor produzieren, ohne eine Lizenz von einem der beiden zu besitzen. Die EU verfügt weder über ein x86-Designunternehmen noch über einen entsprechenden Hersteller. Das ist akzeptabel, solange die Beziehung zu den USA intakt bleibt — und riskant, wenn das nicht der Fall ist.

ARM: das Lizenzmodell

ARM Holdings (im Besitz von SoftBank, im Vereinigten Königreich registriert) lizenziert den ARM-Befehlssatz auf kommerzieller Basis. Ein europäischer Hersteller kann einen ARM-Prozessor entwerfen — und SiPearl (Frankreich) tut dies für EuroHPC-Supercomputer. SiPearls Prozessor Rhea kombiniert ARM Neoverse V1-Kerne mit anwendungsspezifischen Beschleunigern — ein hybrider Ansatz, kein reines RISC-V — und treibt Europas Exascale-Supercomputer Jupiter (Jülich) und LUMI (Kajaani) an. Es ist das fortschrittlichste europäische Prozessordesign, das derzeit in Produktion ist, hängt jedoch weiterhin von der ARM-Lizenz ab.

Die ARM-Architektur wächst auf der Serverseite: Dell'Oro Group schätzt, dass ARM-Server im zweiten Quartal 2025 etwa 15 % des Marktes erreicht haben; AWS betreibt über 50 % seiner EC2-Instanzen auf eigenen Graviton-Prozessoren. Doch die Lizenz bleibt in nicht-europäischen Händen. Nach dem Brexit befindet sich ARM Holdings formal außerhalb der EU.

RISC-V: der offene Befehlssatz

RISC-V International pflegt einen offenen Standard — jeder, der es möchte, kann einen RISC-V-Prozessor ohne Lizenzgebühr entwerfen und herstellen. Aus souveränitätspolitischer Sicht ist das revolutionär: Kein Staat kann einen anderen Staat vom Zugang zum Befehlssatz abschneiden. Im Jahr 2026 befindet sich RISC-V vor allem in eingebetteten Systemen und im IoT-Segment in der kommerziellen Produktion. Für Server und KI-Beschleuniger steckt es noch in einer frühen Phase — doch das EuroHPC-Projekt DARE (Digital Autonomy with RISC-V in Europe) fördert die Entwicklung eines europäischen HPC-Prozessors auf Basis von RISC-V.

Codasip (Brno, Tschechische Republik) — ursprünglich ein tschechisches Unternehmen, derzeit in einem Verkaufsprozess — ist eines der weltweit wichtigsten Unternehmen im Bereich RISC-V-Kerndesign. Codasip entwickelt konfigurierbare Prozessorkerne; die Technologie erlaubt es dem Kunden, den Befehlssatz an spezifische Anwendungen anzupassen. Für Europa ist das strategisch bedeutsam: Der Verlust von Codasip aus dem europäischen Ökosystem würde die Position der EU im RISC-V-Bereich schwächen.

Was das strategisch bedeutet

Die EU hat drei Wege in der Prozessorarchitektur:

1. Den x86-Zugang durch transatlantische Partnerschaft sichern. Kurzfristig sicher, langfristig abhängig.
2. ARM-basiertes Design fördern. SiPearl Rhea für HPC ist ein Beispiel. Birgt Lizenzrisiken: ARM Holdings gehört SoftBank, ist im Vereinigten Königreich registriert und damit nach dem Brexit außerhalb der EU. Sollte der geopolitische Druck auf ARM zunehmen, wird diese Abhängigkeit wirksam.
3. In RISC-V als langfristige Absicherung instrumenteller Souveränität investieren. Das DARE-Projekt, Codasip, das breitere europäische RISC-V-Ökosystem.

Diese drei Wege schließen sich nicht gegenseitig aus. Die ideale Strategie ist parallel ausgerichtet, mit wachsendem Schwerpunkt auf RISC-V im Horizont 2026–2030. Die Situation von Codasip ist ein kurzfristiger Test: Ob Europa sein führendes RISC-V-Designunternehmen im europäischen Industrieökosystem halten kann, wird ein Signal dafür sein, ob die Prozessorstrategie der EU mehr ist als bloße Rhetorik.